SULJE VALIKKO

Englanninkielisten kirjojen poikkeusaikata... LUE LISÄÄ

avaa valikko

Sachin Sapatnekar | Akateeminen Kirjakauppa

Haullasi löytyi yhteensä 15 tuotetta
Haluatko tarkentaa hakukriteerejä?



Timing
Sachin Sapatnekar
Springer-Verlag New York Inc. (2004)
Kovakantinen kirja
155,60
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Timing
Sachin Sapatnekar
Springer-Verlag New York Inc. (2010)
Pehmeäkantinen kirja
155,60
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Encyclopedia of Thermal Packaging, Set 2: Thermal Packaging Tools - Volume 4: Thermally-Informed Design of Microelectronic Compo
Sachin Sapatnekar; Ankur Srivastava; Yufu Zhang; Bing Shi
World Scientific Publishing Company (2014)
Kovakantinen kirja
294,70
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Designing Digital Computer Systems with Verilog
David J. Lilja; Sachin S. Sapatnekar
Cambridge University Press (2004)
Kovakantinen kirja
61,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Designing Digital Computer Systems with Verilog
David J. Lilja; Sachin S. Sapatnekar
Cambridge University Press (2007)
Pehmeäkantinen kirja
68,30
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Thermally-Aware Design
Yong Zhan; Sanjay V. Kumar; Sachin S Sapatnekar
now publishers Inc (2008)
Pehmeäkantinen kirja
87,30
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Handbook of Algorithms for Physical Design Automation
Charles J. Alpert; Dinesh P. Mehta; Sachin S. Sapatnekar
Taylor & Francis Ltd (2008)
Kovakantinen kirja
219,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Routing Congestion in VLSI Circuits - Estimation and Optimization
Prashant Saxena; Rupesh S. Shelar; Sachin Sapatnekar
Springer-Verlag New York Inc. (2007)
Kovakantinen kirja
129,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Three-Dimensional Integrated Circuit Design - EDA, Design and Microarchitectures
Yuan Xie; Jingsheng Jason Cong; Sachin Sapatnekar
Springer-Verlag New York Inc. (2009)
Kovakantinen kirja
129,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Routing Congestion in VLSI Circuits : Estimation and Optimization
Prashant Saxena; Rupesh S. Shelar; Sachin Sapatnekar
Springer (2010)
Pehmeäkantinen kirja
107,50
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Routing Congestion in VLSI Circuits
Prashant Saxena; Rupesh S. Shelar; Sachin Sapatnekar
SPRINGER VERLAG GMBH (2008)
Kovakantinen kirja
66,10
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Three-Dimensional Integrated Circuit Design - EDA, Design and Microarchitectures
Yuan Xie; Jingsheng Jason Cong; Sachin Sapatnekar
Springer-Verlag New York Inc. (2012)
Pehmeäkantinen kirja
129,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Electromigration Inside Logic Cells : Modeling, Analyzing and Mitigating Signal Electromigration in NanoCMOS
Gracieli Posser; Sachin S. Sapatnekar; Ricardo Reis
Springer (2016)
Kovakantinen kirja
49,60
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Electromigration Inside Logic Cells - Modeling, Analyzing and Mitigating Signal Electromigration in NanoCMOS
Gracieli Posser; Sachin S. Sapatnekar; Ricardo Reis
Springer International Publishing AG (2018)
Pehmeäkantinen kirja
49,60
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Handbook of Algorithms for Physical Design Automation
Charles J. Alpert; Dinesh P. Mehta; Sachin S. Sapatnekar
Taylor & Francis Ltd (2019)
Pehmeäkantinen kirja
73,40
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Timing
155,60 €
Springer-Verlag New York Inc.
Sivumäärä: 294 sivua
Asu: Kovakantinen kirja
Painos: 2004
Julkaisuvuosi: 2004, 02.06.2004 (lisätietoa)
Kieli: Englanti
Statistical timing analysis is an area of growing importance in nanometer te- nologies‚ as the uncertainties associated with process and environmental var- tions increase‚ and this chapter has captured some of the major efforts in this area. This remains a very active field of research‚ and there is likely to be a great deal of new research to be found in conferences and journals after this book is published. In addition to the statistical analysis of combinational circuits‚ a good deal of work has been carried out in analyzing the effect of variations on clock skew. Although we will not treat this subject in this book‚ the reader is referred to [LNPS00‚ HN01‚ JH01‚ ABZ03a] for details. 7 TIMING ANALYSIS FOR SEQUENTIAL CIRCUITS 7.1 INTRODUCTION A general sequential circuit is a network of computational nodes (gates) and memory elements (registers). The computational nodes may be conceptualized as being clustered together in an acyclic network of gates that forms a c- binational logic circuit. A cyclic path in the direction of signal propagation 1 is permitted in the sequential circuit only if it contains at least one register . In general, it is possible to represent any sequential circuit in terms of the schematic shown in Figure 7.1, which has I inputs, O outputs and M registers. The registers outputs feed into the combinational logic which, in turn, feeds the register inputs. Thus, the combinational logic has I + M inputs and O + M outputs.

Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
LISÄÄ OSTOSKORIIN
Tilaustuote | Arvioimme, että tuote lähetetään meiltä noin 4-5 viikossa | Tilaa jouluksi viimeistään 27.11.2024
Myymäläsaatavuus
Helsinki
Tapiola
Turku
Tampere
Timingzoom
Näytä kaikki tuotetiedot
ISBN:
9781402076718
Sisäänkirjautuminen
Kirjaudu sisään
Rekisteröityminen
Oma tili
Omat tiedot
Omat tilaukset
Omat laskut
Lisätietoja
Asiakaspalvelu
Tietoa verkkokaupasta
Toimitusehdot
Tietosuojaseloste