SULJE VALIKKO

avaa valikko

Wafer Level Reliability of Advanced CMOS Devices & Processes
153,40 €
Nova Science Publishers Inc
Sivumäärä: 195 sivua
Asu: Kovakantinen kirja
Julkaisuvuosi: 2008, 26.11.2008 (lisätietoa)
Kieli: Englanti
The definition from SEMATECH of wafer level reliability test is: a methodology to assess the reliability impact of tools and processes by testing mechanism-specific test structures under accelerated conditions during device processing. Because wafer level reliability test is the accelerated test, it owns some different characters with common long time test in terms of failure mechanisms, test procedures, life time prediction, test structures design and so on. In this book, all items of wafer level reliability of CMOS devices and processes will be discussed. The purpose of this book is to provide a good and urgently need reference on MOS device reliability. The authors discuss how to enhance the veracity of lifetime prediction and the effects to degrade the veracity deeply. Finally, a discussion of the problems with wafer level reliability in terms of the engineering applications and research is given.

Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
LISÄÄ OSTOSKORIIN
Tuotteella on huono saatavuus ja tuote toimitetaan hankintapalvelumme kautta. Tilaamalla tämän tuotteen hyväksyt palvelun aloittamisen. Seuraa saatavuutta.
Myymäläsaatavuus
Helsinki
Tapiola
Turku
Tampere
Wafer Level Reliability of Advanced CMOS Devices & Processes
Näytä kaikki tuotetiedot
ISBN:
9781604567137
Sisäänkirjautuminen
Kirjaudu sisään
Rekisteröityminen
Oma tili
Omat tiedot
Omat tilaukset
Omat laskut
Lisätietoja
Asiakaspalvelu
Tietoa verkkokaupasta
Toimitusehdot
Tietosuojaseloste