SULJE VALIKKO

Englanninkielisten kirjojen poikkeusaikata... LUE LISÄÄ

avaa valikko

A Pipelined Multi-core MIPS Machine - Hardware Implementation and Correctness Proof
49,60 €
Springer International Publishing AG
Sivumäärä: 352 sivua
Asu: Pehmeäkantinen kirja
Painos: 2014
Julkaisuvuosi: 2014, 01.12.2014 (lisätietoa)
Kieli: Englanti
Tuotesarja: Theoretical Computer Science and General Issues
This monograph is based on the third author's lectures on computer architecture, given in the summer semester 2013 at Saarland University, Germany. It contains a gate level construction of a multi-core machine with pipelined MIPS processor cores and a sequentially consistent shared memory.

The book contains the first correctness proofs for both the gate level implementation of a multi-core processor and also of a cache based sequentially consistent shared memory. This opens the way to the formal verification of synthesizable hardware for multi-core processors in the future.

Constructions are in a gate level hardware model and thus deterministic. In contrast the reference models against which correctness is shown are nondeterministic. The development of the additional machinery for these proofs and the correctness proof of the shared memory at the gate level are the main technical contributions of this work.

Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
LISÄÄ OSTOSKORIIN
Tilaustuote | Arvioimme, että tuote lähetetään meiltä noin 4-5 viikossa | Tilaa jouluksi viimeistään 27.11.2024
Myymäläsaatavuus
Helsinki
Tapiola
Turku
Tampere
A Pipelined Multi-core MIPS Machine - Hardware Implementation and Correctness Proof
Näytä kaikki tuotetiedot
ISBN:
9783319139050
Sisäänkirjautuminen
Kirjaudu sisään
Rekisteröityminen
Oma tili
Omat tiedot
Omat tilaukset
Omat laskut
Lisätietoja
Asiakaspalvelu
Tietoa verkkokaupasta
Toimitusehdot
Tietosuojaseloste