SULJE VALIKKO

avaa valikko

Wafer-Level Testing and Test During Burn-In for Integrated Circuits
188,50 €
Artech House Publishers
Sivumäärä: 210 sivua
Asu: Kovakantinen kirja
Painos: Unabridged edition
Julkaisuvuosi: 2010, 28.02.2010 (lisätietoa)
Kieli: Englanti
Wafer-level testing refers to a critical process of subjecting integrated circuits and semiconductor devices to electrical testing while they are still in wafer form. Burn-in is a temperature/bias reliability stress test used in detecting and screening out potential early life device failures. This hands-on resource provides a comprehensive analysis of these methods, showing how wafer-level testing during burn-in (WLTBI) helps lower product cost in semiconductor manufacturing. Engineers learn how to implement the testing of integrated circuits at the wafer-level under various resource constraints. Moreover, this unique book helps practitioners address the issue of enabling next generation products with previous generation testers. Practitioners also find expert insights on current industry trends in WLTBI test solutions.

Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
LISÄÄ OSTOSKORIIN
Tuotteella on huono saatavuus ja tuote toimitetaan hankintapalvelumme kautta. Tilaamalla tämän tuotteen hyväksyt palvelun aloittamisen. Seuraa saatavuutta.
Myymäläsaatavuus
Helsinki
Tapiola
Turku
Tampere
Wafer-Level Testing and Test During Burn-In for Integrated Circuits
Näytä kaikki tuotetiedot
ISBN:
9781596939899
Sisäänkirjautuminen
Kirjaudu sisään
Rekisteröityminen
Oma tili
Omat tiedot
Omat tilaukset
Omat laskut
Lisätietoja
Asiakaspalvelu
Tietoa verkkokaupasta
Toimitusehdot
Tietosuojaseloste