SULJE VALIKKO
KIRJAUDU
Englanninkielisten kirjojen poikkeusaikata... LUE LISÄÄ
| Verilog Styles for Synthesis of Digital Systems 181,60 € Sivumäärä: 336 sivua Asu: Pehmeäkantinen kirja Julkaisuvuosi: 2000, 08.05.2000 (lisätietoa) Kieli: Englanti For senior/graduate-level courses in Digital Hardware Design/Verilog. This text is designed specifically to make the cutting-edge techniques of digital hardware design more accessible to students—e.g., synthesis from high-level specifications, and field programmable gate arrays (FPGA) for many applications. The text uses a simpler language (Verilog) and standardizes the methodology to the point where seniors and first-year graduates can get medium complex designs through to gate-level simulation in a single semester. Loppuunmyyty
Myymäläsaatavuus
Näytä kaikki tuotetiedotISBN: 9780201618600 Aihealue: |
Sisäänkirjautuminen
Kirjaudu sisäänRekisteröityminen |
Oma tili
Omat tiedotOmat tilaukset Omat laskut |
Lisätietoja
AsiakaspalveluTietoa verkkokaupasta Toimitusehdot Tietosuojaseloste |