SULJE VALIKKO

avaa valikko

S. Sapatnekar | Akateeminen Kirjakauppa

Haullasi löytyi yhteensä 16 tuotetta
Haluatko tarkentaa hakukriteerejä?



Designing Digital Computer Systems with Verilog
David J. Lilja; Sachin S. Sapatnekar
Cambridge University Press (2004)
Kovakantinen kirja
61,80
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Routing Congestion in VLSI Circuits - Estimation and Optimization
Prashant Saxena; Rupesh S. Shelar; Sachin Sapatnekar
Springer-Verlag New York Inc. (2007)
Kovakantinen kirja
129,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Design Automation for Timing-Driven Layout Synthesis
S. Sapatnekar; Sung-Mo (Steve) Kang
Springer (1992)
Kovakantinen kirja
129,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Routing Congestion in VLSI Circuits : Estimation and Optimization
Prashant Saxena; Rupesh S. Shelar; Sachin Sapatnekar
Springer (2010)
Pehmeäkantinen kirja
107,50
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Routing Congestion in VLSI Circuits
Prashant Saxena; Rupesh S. Shelar; Sachin Sapatnekar
SPRINGER VERLAG GMBH (2008)
Kovakantinen kirja
65,60
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Design Automation for Timing-Driven Layout Synthesis
S. Sapatnekar; Sung-Mo (Steve) Kang
Springer-Verlag New York Inc. (2012)
Pehmeäkantinen kirja
129,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Designing Digital Computer Systems with Verilog
David J. Lilja; Sachin S. Sapatnekar
Cambridge University Press (2007)
Pehmeäkantinen kirja
68,10
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Thermally-Aware Design
Yong Zhan; Sanjay V. Kumar; Sachin S Sapatnekar
now publishers Inc (2008)
Pehmeäkantinen kirja
87,10
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Handbook of Algorithms for Physical Design Automation
Charles J. Alpert; Dinesh P. Mehta; Sachin S. Sapatnekar
Taylor & Francis Ltd (2008)
Kovakantinen kirja
219,40
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Layout Optimization in VLSI Design
Bing Lu; Ding-Zhu Du; S. Sapatnekar
Springer-Verlag New York Inc. (2001)
Kovakantinen kirja
129,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Timing Analysis and Optimization of Sequential Circuits
Naresh Maheshwari; S. Sapatnekar
Springer (1998)
Kovakantinen kirja
97,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Layout Optimization in VLSI Design
Bing Lu (ed.); Ding-Zhu Du (ed.); S. Sapatnekar (ed.)
Springer (2010)
Pehmeäkantinen kirja
129,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Timing Analysis and Optimization of Sequential Circuits
Naresh Maheshwari; S. Sapatnekar
Springer-Verlag New York Inc. (2012)
Pehmeäkantinen kirja
97,90
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Electromigration Inside Logic Cells : Modeling, Analyzing and Mitigating Signal Electromigration in NanoCMOS
Gracieli Posser; Sachin S. Sapatnekar; Ricardo Reis
Springer (2016)
Kovakantinen kirja
49,60
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Electromigration Inside Logic Cells - Modeling, Analyzing and Mitigating Signal Electromigration in NanoCMOS
Gracieli Posser; Sachin S. Sapatnekar; Ricardo Reis
Springer International Publishing AG (2018)
Pehmeäkantinen kirja
49,60
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Handbook of Algorithms for Physical Design Automation
Charles J. Alpert; Dinesh P. Mehta; Sachin S. Sapatnekar
Taylor & Francis Ltd (2019)
Pehmeäkantinen kirja
73,30
Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
Designing Digital Computer Systems with Verilog
61,80 €
Cambridge University Press
Sivumäärä: 176 sivua
Asu: Kovakantinen kirja
Julkaisuvuosi: 2004, 02.12.2004 (lisätietoa)
Kieli: Englanti
This book serves both as an introduction to computer architecture and as a guide to using a hardware description language (HDL) to design, model and simulate real digital systems. The book starts with an introduction to Verilog - the HDL chosen for the book since it is widely used in industry and straightforward to learn. Next, the instruction set architecture (ISA) for the simple VeSPA (Very Small Processor Architecture) processor is defined - this is a real working device that has been built and tested at the University of Minnesota by the authors. The VeSPA ISA is used throughout the remainder of the book to demonstrate how behavioural and structural models can be developed and intermingled in Verilog. Although Verilog is used throughout, the lessons learned will be equally applicable to other HDLs. Written for senior and graduate students, this book is also an ideal introduction to Verilog for practising engineers.

Tuotetta lisätty
ostoskoriin kpl
Siirry koriin
LISÄÄ OSTOSKORIIN
Tilaustuote | Arvioimme, että tuote lähetetään meiltä noin 1-3 viikossa. | Tilaa jouluksi viimeistään 27.11.2024. Tuote ei välttämättä ehdi jouluksi.
Myymäläsaatavuus
Helsinki
Tapiola
Turku
Tampere
Designing Digital Computer Systems with Verilogzoom
Näytä kaikki tuotetiedot
ISBN:
9780521828666
Sisäänkirjautuminen
Kirjaudu sisään
Rekisteröityminen
Oma tili
Omat tiedot
Omat tilaukset
Omat laskut
Lisätietoja
Asiakaspalvelu
Tietoa verkkokaupasta
Toimitusehdot
Tietosuojaseloste